

PREPARATION REPORT LAB5

ADVANCED CPU ARCHITECTURE AND HARDWARE

ACCELERATORS LAB

361.1.4693

Yoav Tsur 211903406

Elad Lavi 211626551

2026 Semester B

תוכן עניינים

3	חלק ראשון - מעבד הסינגל סייקל
5	ולידציה עבור מעבד RV32IM סינגל סייקל:
10	בדיקת ביצועים עבור מעבד הסינגל סייקל: RV32IM
12	בדיקת ביצועים - סינגלטאפ:
13	חלק שני - מעבד הפייפליין:
15	ולידציה עבור מעבד RV32IM פייפליין:
17	בדיקת ביצועים עבור מעבד הפייפליין: RV32IM
20	בדיקת ביצועים עבור מעבד הפייפליין - סינגלטאפ:

חלק ראשון - מעבד הסינגל סייקל

בחלק הראשון של מטלה הרחבנו את מעבד הסינגל סייקל הנתון בתמונה הבאה:

RISCV RV32I Single-Cycle uArchitecture (supports the base Integer unprivileged ISA) ©Hanany Ribo




figure 1: basic RV32I Single-Cycle uArchitecture

זהו מעבד מארכיטקטורת RISC-V-RV 32I. בשלב הראשון ביצענו הרחבות על מנת לתמוך בארכיטקטורת מעבד RV32IM הכולל הוספה של פעולת כפל בשלב EXECUTE וקווי בקרה נוספים ליחידת הבקרה, עפי שמתואר בתמונה הבאה (המעבד סינגל סייקל המורחב):

RISCV RV32IM Single-Cycle uArchitecture (supports the base Integer unprivileged ISA) ©Hanany Ribo




figure 2: basic RV32IM Single-Cycle uArchitecture

הוספת יחידת הכפל בוצעה לפי סדר הפעולות הבא, כאשר 1 STAGE וגם 2 STAGE מבוצעים באותו המודול. ניתן לראות את מימוש פעולת ההכפלה בין A לבין B כאשר כל אחד מהם 16 ביט אל רגיסטר 32 ביט בשם RESULT. מצורף החישוב בתמונה הבאה:




figure 3: Multiplication process $A*B=RESULT$

הארכיטקטורה כשלעצמה מורכבת מחמשת השלבים לביצוע פקודה: FETCH, DECODE, EXECUTE, MEM, WB. בסינגל סייקל כל פקודה עוברת את כל השרשרת במחזור אחד ולכן $IPC = CPI = 1$ לכל הוראה, ובנוסף אנחנו לא נתקלים במצבי תלות כתוצאה מכך שהמעבד מטפל רק בפקודה אחת בכל עת ולכן אנחנו חוסכים בחומרה. מצד שני הדבר כמובן גורר מסלול קריטי ארוך וכתוצאה מכך תדר השעון יהיה קטן יותר בהשוואה למעבד בעל ארכיטקטורת פייפליין. הממשק של FPGA מתבצע על ידי חיבור של סוויץ' 0 RST למערכת ושימוש ב PLL על מנת לייצר שעון בתדר 25 מגה-הרץ. כפי שמתואר בתמונה הבאה:




figure 4: FPGA User Interface

ולידציה עבור מעבד RV32IM סינגל סייקל:

על מנת לבדוק את ביצועי המעבד נעבוד עם סימולטור RARS המקמפל ומריץ את התוכנית להפקת דוח ביצועים אל מול השוואה בתוכנת MODELSIM ע"י הרצת TESTBENCH אל מול הפעלה אמיתית על ערכת FPGA. ביצענו 4 תוכניות לבדיקה שכללה שני מרכיבים: הראשון - התוכן של הזיכרון לאחר ההרצה תוך שימוש בTEXTDIFF. השני - בדיקת הביצועים ע"י השוואת IPC שבחלק הסינגלסייקל נצפה שיצא 1.

$$IPC = \frac{CLKCNT_o - (STCNT_o + 4 + depth * FHCNT_o)}{CLKCNT_o} = \frac{InstructionCounter}{CLKCNT_o} \quad \text{where: } IPC=1/CPI$$

figure 5: IPC Computation formula

עבורנו CPI תמיד יהיה 1 כיוון שבמעבד סינגלסייקל מהגדרתו כל פקודה מבוצעת במחזור שעות בודד. נתחיל בניתוח התוצאות:

TEST1:

דוח ביצועי הRARS:




figure 6: RARS Report for test1

הרצת התוכנית הראשונה לוקחת 133 הוראות. נצרך תיעוד מהמודלים:




figure 7: ModelSim Report for test1 singlecycle

נשים לב כי התוכנית מסתיימת בכתובת 00000063 ומונה מחזורי השעון גם מצביע על 134 וזאת כי המחזור הראשון הוא עבור אתחול - לכן סך כל הריצה הוא 133 מחזורי שעון. נצרף את התמונה המראה כי התוכנית מסתיימת בהוראה זו:

Bkpt	Address	Code	Basic	Source
	0x00003040	0x01e3a023	sw x30,0(x7)	23: sw t5,0(t2)
	0x00003044	0x03de0f33	mul x30,x28,x29	25: mul t5,t3,t4
	0x00003048	0x01e4a023	sw x30,0(x9)	26: sw t5,0(s1)
	0x0000304c	0x01de4f33	xor x30,x28,x29	28: xor t5,t3,t4
	0x00003050	0x01e92023	sw x30,0(x18)	29: sw t5,0(s2)
	0x00003054	0x00425293	addi x5,x5,4	31: addi t0,t0,4
	0x00003058	0x00430313	addi x6,x6,4	32: addi t1,t1,4
	0x0000305c	0x00438393	addi x7,x7,4	33: addi t2,t2,4
	0x00003060	0x00448493	addi x9,x9,4	34: addi s1,s1,4
	0x00003064	0x00490913	addi x18,x18,4	35: addi s2,s2,4
	0x00003068	0xffff40413	addi x8,x8,0xffffffff	36: addi s0,s0,-1
	0x0000306c	0xfc0414e3	bne x8,x0,0xffffffffc9	38: bne s0,x0,loop
	0x00003070	0x00000063	beq x0,x0,0x00000000	39: finish: beq x0,x0,finish

figure 8: RARS Report for Instruction test1

נשים לב כי הפקודה 00000063 היא בדיוק פקודת הסיום של התוכנית ולכן וידאנו כי התוצאה נכונה. השוואת תוכן:

C:\Users\user\AppData\Local\Temp\single-cycle\single cycle test\test1\mem	C:\Users\user\AppData\Local\Temp\single-cycle\single cycle test\test1\mem
1 // memory data file (do not edit the following line - required for mem load use)	1 00000001
2 // instance=tp_rv31/CORE/MEM/data_memory/MEMORY/m_mem_data_A	2 00000002
3 // format=mccl address=radix16 deca=radix16 version=1.0 wordsize=32 noaddress	3 00000003
4 00000001	4 00000004
5 00000002	5 00000005
6 00000003	6 00000006
7 00000004	7 00000007
8 00000005	8 00000008
9 00000006	9 00000009
10 00000007	10 0000000a
11 00000008	11 0000000b
12 00000009	12 0000000c
13 0000000a	13 0000000d
14 0000000b	14 0000000e
15 0000000c	15 0000000f
16 0000000d	16 00000010
17 0000000e	17 00000011
18 0000000f	18 00000012
19 00000010	19 00000013
20 00000011	20 00000014
21 00000012	21 00000015
22 00000013	22 00000016
23 00000014	23 00000017
24 00000015	24 00000018
25 00000016	25 00000019
26 00000017	26 0000001a
27 00000018	27 0000001b
28 00000019	28 0000001c
29 0000001a	29 0000001d
30 0000001b	30 0000001e
31 0000001c	31 0000001f
32 0000001d	32 00000020
33 0000001e	33 00000021
34 0000001f	34 00000022
35 00000020	35 00000023
36 00000021	36 00000024
37 00000022	37 00000025
38 00000023	38 00000026
39 00000024	39 00000027
40 00000025	40 00000028
41 00000026	41 00000029
42 00000027	42 0000002a
43 00000028	43 0000002b
44 00000029	44 0000002c
45 0000002a	45 0000002d
46 0000002b	46 0000002e
47 0000002c	47 0000002f
48 0000002d	48 00000030
49 0000002e	49 00000031
50 0000002f	50 00000032
51 00000030	51 00000033
52 00000031	52 00000034
53 00000032	53 00000035
54 00000033	54 00000036
55 00000034	55 00000037
56 00000035	56 00000038
57 00000036	57 00000039

figure 9: RARS VS ModelSim test1 singlecycle

ניתן לראות כי בחלק הזיכרון הרלוונטי ישנה התאמה מוחלטת.

TEST2:

בצורה זהה לחלוטין נציג את תוצאות TEST2:




figure 10: RARS Report for test2

נשים לב כי תוכנית זו דרשה הרצה של 1513 הוראות
נצרך את התמונה מהמודלים:




figure 11: ModelSim Report for test2 singlecycle

נשים לב כי גם כאן יצא 1514 מחזורי שעון (1 יותר מהRARS בשל האתחול) כך שהתוצאה תקינה.

Bkpt	Address	Code	Basic	Source
	0x00003040	0x01e4a023 sw x30,0(x9)	49: sw t5,0(s1) # Mem[s1] = res1[i]	
	0x00003044	0x03de0f33 mul x30,x28,x29	51: mul t5,t3,t4	
	0x00003048	0x01e92023 sw x30,0(x18)	52: sw t5,0(s2) # Mem[s2] = res2[i]	
	0x0000304c	0x41de0f33 sub x30,x28,x29	54: sub t5,t3,t4	
	0x00003050	0x01ea2023 sw x30,0(x20)	55: sw t5,0(s4) # Mem[s4] = res3[i]	
	0x00003054	0x00430313 addi x6,x6,4	57: addi t1,t1,4	
	0x00003058	0x00438393 addi x7,x7,4	58: addi t2,t2,4	
	0x0000305c	0x00448493 addi x9,x9,4	59: addi s1,s1,4	
	0x00003060	0x00490913 addi x18,x18,4	60: addi s2,s2,4	
	0x00003064	0x004a0a13 addi x20,x20,4	61: addi s4,s4,4	
	0x00003068	0xffff4013 addi x8,x8,0xffffffff	62: addi s0,s0,-1	
	0x0000306c	0xfc0414e3 bne x8,x0,0xffffffffc8	64: bne s0,s0,loop	
	0x00003070	0x00000063 beq x0,x0,0x00000000	66: end: beq x0,x0,end	

figure 12: RARS Report for Instruction test2

ניתן לראות כי התוכנית כמובן מסתיימת בפקודה 00000063.
השוואת תוכן: ניתן לראות כי קיימת התאמה מלאה.




figure 13: RARS VS ModelSim test2 singlecycle

TEST3:

בצורה זהה לחלוטין נציג את תוצאות TEST3:




figure 14: RARS Report for test3

נשים לב כי תוכנית זו דרשה הרצה של 2724 הוראות.
נצרך את התמונה מהמודלים:




figure 15: ModelSim Report for test3 singlecycle

נשים לב כי גם כאן יצא 2725 מחזורי שעון (1 יותר מהRARS בשל האתחול) כך שהתוצאה תקינה.
ניתן לראות כי התוכנית כמובן מסתיימת בפקודה 00000063.
השוואת תוכן: ניתן לראות כי קיימת התאמה מלאה.




figure 16: RARS VS ModelSim test3 singlecycle

TEST4:

בצורה זהה לחלוטין נציג את תוצאות TEST4:




figure 17: RARS Report for test4

נשים לב כי תוכנית זו דרשה הרצה של 2739 הוראות.
נצרך את התמונה מהמודלים:



figure 18: ModelSim Report for test4 singlecycle

נשים לב כי גם כאן יצא 2740 מחזורי שעון (1 יותר מהRARS בשל האתחול) כך שהתוצאה תקינה.
ניתן לראות כי התוכנית כמובן מסתיימת בפקודה 000000063.
השוואת תוכן: ניתן לראות כי קיימת התאמה מלאה.




figure 19: RARS VS ModelSim test4 singlecycle

בדיקת ביצועים עבור מעבד הסינגל סייקל RV32IM:

ראשית נציג את הRTL של המעבד:




figure 20: RV32IM singlecycle RTL

ניתן לראות לפי דיאגרמת הRTL כיצד המעבד מבצע שימוש ביחידות הביצוע כמפורט בתחילת הדוח. נציג את הבלוק שהוספנו למעבד - המכפל:




figure 21: RV32IM singlecycle MUL unit

כעת נציג את הדוחות מהQUARTUS עבור נתוני PPA של מעבד הסינגלסייקל:

Power Analyzer Summary	
<<Filter>>	
Power Analyzer Status	Successful - Thu Jun 11 15:57:36 2026
Quartus Prime Version	21.1.0 Build 842 10/21/2021 SJ Lite Edition
Revision Name	FPGA_Top_SingleCycle
Top-level Entity Name	FPGA_Top_SingleCycle
Family	Cyclone V
Device	5CSXFC6D6F31C6
Power Models	Final
Total Thermal Power Dissipation	443.02 mW
Core Dynamic Thermal Power Dissipation	18.58 mW
Core Static Thermal Power Dissipation	415.28 mW
I/O Thermal Power Dissipation	9.16 mW
Power Estimation Confidence	Low: user provided insufficient toggle rate data

figure 22: RV32IM Power report singlecycle

Flow Summary	
<<Filter>>	
Flow Status	Successful - Thu Jun 11 16:50:41 2026
Quartus Prime Version	21.1.0 Build 842 10/21/2021 SJ Lite Edition
Revision Name	FPGA_Top_SingleCycle
Top-level Entity Name	FPGA_Top_SingleCycle
Family	Cyclone V
Device	5CSXFC6D6F31C6
Timing Models	Final
Logic utilization (in ALMs)	1,533 / 41,910 (4 %)
Total registers	1321
Total pins	270 / 499 (54 %)
Total virtual pins	0
Total block memory bits	131,072 / 5,662,720 (2 %)
Total DSP Blocks	3 / 112 (3 %)
Total HSSI RX PCSs	0 / 9 (0 %)
Total HSSI PMA RX Deserializers	0 / 9 (0 %)
Total HSSI TX PCSs	0 / 9 (0 %)
Total HSSI PMA TX Serializers	0 / 9 (0 %)
Total PLLs	1 / 15 (7 %)
Total DLLs	0 / 4 (0 %)

figure 23: RV32IM singlecycle Area report

Slow 1100mV 85C Model Fmax Summary				
<<Filter>>				
	Fmax	Restricted Fmax	Clock Name	Note
1	25.25 MHz	25.25 MHz	CORE \GO:MCLK a..._COUNTER divclk	
2	103.98 MHz	103.98 MHz	altera_reserved_tck	

figure 24: RV32IM singlecycle Performance report

ניתן לראות כי יצא תדר מקסימלי של 25.25 מגה-הרץ.

בדיקת ביצועים - סינגל טאפ:

נראה את ההשוואה באמצעות ISMCE עבור TEST4:




figure 28: QUARTUS VS RARS test4 singlecycle

ניתן לראות כי קיימת התאמה מלאה.




figure 29: SIGNAL TAP on Test 4 singlecycle

ניתן לראות כי המונה של השעון נעצר ב0A4 בהקסאדצימלי שזה 2740 בדצימלי - לכן קיימת התאמה מלאה לRARS.

חלק שני - מעבד הפייפליין:

בחלק זה של המשימה נרחיב את מעבד הסינגלסייקל מהחלק הראשון לארכיטקטורת פייפליין, מצורף השרטוט המראה את המעבד המיועד:




figure 30: Pipeline RV32IM Architecture

כפי שניתן לראות הוא מורכב יותר ממעבד הסינגלסייקל. אופן הפעולה שלו עובד כך שיש לנו את חמשת החלקים שאינם פועלים סנכרונית (למעט הזיכרון והרגיסטרפיייל שפועלים בירידת שעון על מנת למקסם יעילות CPI) ובנוסף ישנם ארבעה חוצצים - רגיסטרים המשמשים חוצצים בין חלקים שונים בעיבוד הפעולה - כך שנשאף למקסם את השימוש בהם בכך שנרצה להכניס בכל מחזור הוראה חדשה כך שכאשר הפייפליין מלא המעבד יעבוד על 5 פקודות בו זמנית. היתרון העצום של מעבד זה הוא שנוכל לעבוד בצורה מקבילית על מספר הוראות בו זמנית מה שגורם לשיפור בתדר של השעון - אם בסינגלסייקל עלינו לחכות עד שכל השלבים יבוצעו ורק לאחר מכן נתחיל הוראה חדשה, כעת התדר נקבע על פי המסלול הקריטי של החלק בביצוע הפקודה הארוך ביותר. החסרון של מעבד זה הוא תוספת חומרה ובקרה - בין עם על ידי הוספת החוצצים ובין על ידי טיפול בHAZARDS.

בעוד שבמעבד סינגל סייקל תמיד $IPC = 1$, במעבד פייפליין המצב שונה כיוון שלפעמים ישנם מצבי תלות המאלצים אותנו עלינו לטפל בהם על מנת להוציא תוצאות נכונות. במעבד הפייפליין הנ"ל התמודדות עם מצבי התלות בוצעה על ידי מספר מנגנונים:

מנגנון FORWARDING - העברת נתון מפקודה מוקדמת לפקודה מאוחרת וזאת עוד לפני כתיבה לזיכרון - כאשר מתאפשר הדבר מתבצע ללא שריפת מחזורי שעון. דוגמה לכך היא מצב שבו אנחנו רוצים לכתוב לרגיסטר מסוים ערך כלשהו והפקודה הבאה רוצה להשתמש בערך של אותו רגיסטר אך הנתון אינו הגיע לזיכרון ולכן מבוצע המעקף.

מנגנון STALL - כאשר ישנה פקודת LOAD כלומר אנחנו רוצים לקרוא מהזיכרון (מבוצע בשלב הרביעי) ופקודה אחריה רוצה להשתמש בנתון הזה, לא נוכל לבצע את המעקף כיוון שיקח סייקל נוסף עד שהערך יהיה מוכן עבור הפקודה החדשה. לכן במקרה כזה נעשה STALL בכך שנעקב את הפקודה הנמצאת ברגיסטר IF וב-ID ע"י הזרקת אפסים לשלב EXECUTE הגורמת לביצוע פעולת NOP, בעוד ערכי הרגיסטרים הקודמים נשמרים.

מנגנון FLUSH - מתבצע כאשר קפיצה נלקחת. אם מתברר שפקודת הסתעפות נלקחת עלינו לבטל את הפקודות הקודמות. בארכיטקטורה של מעבד זה העונש עבור חיזוי שגוי הוא 3 מחזורי שעון וזאת כיוון שאנו מגלים את תוצאת ההסתעפות רק בשלב הרביעי - ולכן יש למחוק את שלושת השלבים הקודמים. מצבים אלה גורמים לכך ש-IPC במעבד פייפליין יהיה נמוך מ-1. ככל שנתקרב ל-1 (חסם עליון וזאת אם אין HAZARDS) אזי התכנון של התוכנית ושל הארכיטקטורה שבנינו תהיה טובה יותר.

חישוב ה-IPC מתבצע ע"י הנוסחה באיור 5. כאשר ההסבר לכך הוא שיש להוריד: 4 עבור מילוי הפייפליין (הפקודה הראשונה תסתים רק במחזור 5), מספר הפעמים שבהם היה STALL (שריפת מחזור שעון אחד) ומספר הפעמים בהם היה FLUSH כפול 3 (DEPTH=3).

לצורך בדיקת ההרצה על הערכה דרך הסימולטור הוגדר הטריגר הבא:

$$\text{SignalTaptrigger} = (IF_{PC} == BPADDR_i)$$

figure 31: SIGNAL TAP trigger

הכתובת שמכניסים היא 8 הביטים העליונים של רגיסטר ההוראה (בעל 10 ביטים) כיוון שפקודות באורך 32 ביט לכן הקפיצות בן 4 בייטים (גודל מילה).
להלן איור המראה את הממשק ל-FPGA:




figure 32: FPGA Interface for pipelined RV32IM

הממשק למשתמש כולל 8 סוויצ'ים הקובעים את 8 הביטים שישמשו כטריגר עבור הגעת לכתובת הנכונה, KEY0 המשמש כ-RST המומש בצורה סינכרונית בהתאם להנחיות המעבדה, ושעון מובנה שעבר דרך PLL עבור הזנת המערכת הסינכרונית. המוצאים הם מונה מחזורי השעון וערך הרגיסטרים לפני ואחרי עליית השעון עבור כל שלב של הפקודה. בנוסף מונה STALL ומונה FLUSH, וסינגל טריגר העולה ל-1 כאשר סיימו את התוכנית.

ולידציה עבור מעבד RV32IM פייפלליין:

על מנת לבדוק את נכונות הארכיטקטורה נעבוד עם סימולטור RARS המקמפל ומריץ את התוכנית להפקת דוח ביצועים אל מול השוואה בתוכנת MODELSIM ע"י הרצת TESTBENCH אל מול הפעלה אמיתית על ערכת ה-FPGA. ביצענו 4 תוכניות לבדיקה שכללה שני מרכיבים: הראשון - התוכן של הזיכרון לאחר ההרצה תוך שימוש בTEXTDIFF. השני - בדיקת הביצועים ע"י השוואת הINSTRUCTION COUNTER לחישוב הCLKCOUNTER פחות מחזורי השעון המבוצעים כפי שפורט לעיל.

התוכניות זהות לתוכנות עבור מעבד הסינגל סייקל ולכן דוח הסימולטור לא ישתנה. נזכיר כי עבור טסט 1 יצא כי התוכנית מונה 133 הוראות.

להלן התוצאה מהMODELSIM עבור טסט 1:




figure 33: Test1 for pipelined RV32IM

נשים לב כי IFPC מגיע לכתובת הסיום במחזור 166 (00A6 בהקסה) כאשר היה על המעבד לבצע קפיצה מ007C ל0070 ולכן עליו לנקות באמצעות FLUSH (ניתן לראות כי עולה ל1 במחזור 166). כפי שהוסבר לעיל ה"עונש" הוא 3 מחזורים ולכן נסיים ב169 מחזורים.

חישוב: $169 - (3 * 4 + 8 + 8) = 133$. כאשר מונה הFLUSH ומונה הSTALL שניהם שווים 8.

להלן התוצאה מהMODELSIM עבור טסט 2 (הסימולטור כזכור 1513 הוראות):




figure 34: Test2 for pipelined RV32IM

נשים לב כי IFPC מגיע לכתובת הסיום במחזור 1914 כאשר היה על המעבד לבצע קפיצה מ007C ל0070 ולכן עליו לנקות באמצעות FLUSH (ניתן לראות כי עולה ל1 במחזור 1914). כפי שהוסבר לעיל ה"עונש" הוא 3 מחזורים ולכן נסיים ב1917 מחזורים.

חישוב: $1917 - (100 + 100 + 4 \times 3) = 1513$. כאשר מונה הFLUSH ומונה הSTALL שניהם שווים 100.

להלן התוצאה מה-MODELSIM עבור טסט 3 (הסימולטור כזכור 2724 הוראות):




figure 35: Test3 for pipelined RV32IM

נשים לב כי IFPC מגיע לכתובת הסיום במחזור 3619 כאשר היה על המעבד לבצע קפיצה ל00CC ולכן עליו לנקות באמצעות FLUSH (ניתן לראות כי עולה ל1 במחזור 1914). כפי שהוסבר לעיל ה"עונש" הוא 3 מחזורים ולכן נסיים ב1917 מחזורים.

חישוב: $3622 - (3 \cdot 4 + 0 + 298) = 2724$. כאשר מונה ה-FLUSH ושווה 298 ומונה ה-STALL שווה ל-0.

להלן התוצאה מה-MODELSIM עבור טסט 4 (הסימולטור כזכור 2734 הוראות):




figure 36: Test4 for pipelined RV32IM

שים לב כי IFPC מגיע לכתובת הסיום במחזור 3643 כאשר היה על המעבד לבצע קפיצה לC004 ולכן עליו לנקות באמצעות FLUSH (ניתן לראות כי עולה ל1 במחזור 3643). כפי שהוסבר לעיל ה"עונש" הוא 3 מחזורים ולכן נסיים ב3646 מחזורים.

חישוב: $3639 - (3 \cdot 4 + 0 + 303) = 2734$. כאשר מונה ה-FLUSH ושווה 303 ומונה ה-STALL שווה ל-0.

בדיקת ביצועים עבור מעבד הפייפליין RV32IM:

ראשית נציג את הRTL של מעבד הפייפליין:




figure 37: RV32IM pipeline RTL

ניתן לראות כי הוא משתמש במודולים של כל חמשת השלבים המחוברים זה לזה. נציג את דוח הAREA:

Flow Summary	
<<Filter>>	
Flow Status	Successful - Tue Jun 16 17:15:46 2026
Quartus Prime Version	21.1.0 Build 842 10/21/2021 SJ Lite Edition
Revision Name	FPGA_Top_pipeline
Top-level Entity Name	FPGA_Top_pipeline
Family	Cyclone V
Device	5CSXFC6D6F31C6
Timing Models	Final
Logic utilization (in ALMs)	1,579 / 41,910 (4 %)
Total registers	1924
Total pins	268 / 499 (54 %)
Total virtual pins	0
Total block memory bits	131,072 / 5,662,720 (2 %)
Total DSP Blocks	4 / 112 (4 %)
Total HSSI RX PCSs	0 / 9 (0 %)
Total HSSI PMA RX Deserializers	0 / 9 (0 %)
Total HSSI TX PCSs	0 / 9 (0 %)
Total HSSI PMA TX Serializers	0 / 9 (0 %)
Total PLLs	1 / 15 (7 %)
Total DLLs	0 / 4 (0 %)

figure 38: RV32IM pipeline AREA summary

כעת נציג את ביצועי הPERFORMANCE ונשים לב כי קבלנו תדר מקסימלי הגדול כמעט פי 3 לעומת מעבד הסינגל סייקל!

Slow 1100mV 85C Model Fmax Summary				
<<Filter>>				
	Fmax	Restricted Fmax	Clock Name	Note
1	73.41 MHz	73.41 MHz	CORE \G... divclk	
2	91.35 MHz	91.35 MHz	altera_r...rved_tck	
3	485.91 MHz	485.91 MHz	CLOCK_50	

figure 39: RV32IM pipeline maximum frequency

נציג את הRTL של המערכת ממבט על:




figure 40: RV32IM pipeline FPGA RTL

נשים לב כי דיאגרמת הRTL הזו מייצגת במדויק את הממשק של המשתמש אל מול ערכת הפיתוח העושה שימוש בתכנון המעבד, כמו כן ניתן לראות כיצד אות האיפוס החיצוני והאסינכרוני (הלחיצה על הכפתור) עובר תהליך של דגימה וסנכרון דו-שלבי לשעון המערכת הראשי. סנכרון זה מבטיח כי אות הריסט שיגיע לליבת המעבד יהיה סינכרוני לחלוטין.

נציג את דוח הPOWER:

Power Analyzer Summary	
<<Filter>>	
Power Analyzer Status	Successful - Tue Jun 16 18:16:47 2026
Quartus Prime Version	21.1.0 Build 842 10/21/2021 SJ Lite Edition
Revision Name	FPGA_Top_pipeline
Top-level Entity Name	FPGA_Top_pipeline
Family	Cyclone V
Device	5CSXFC6D6F31C6
Power Models	Final
Total Thermal Power Dissipation	456.49 mW
Core Dynamic Thermal Power Dissipation	24.45 mW
Core Static Thermal Power Dissipation	415.36 mW
I/O Thermal Power Dissipation	16.68 mW
Power Estimation Confidence	Low: user provided insufficient toggle rate data

figure 41: RV32IM pipeline power summary

השוואת ביצועים SINGLECYCLE VS PIPELINE

מצורפת טבלה המשווה בין ביצועי המעבדים (PPA):

Area						
	Logic elements	Registers	I/O pins	Embedded memory bits	Embedded 9-bit Multipliers	PLLs
Single-Cycle RV32IM	1533	1321	270	131,072	3	1
Pipelined RV32IM	1579	1924	268	131,072	4	1

Note: Attaching the print screen of the Quartus Area report is mandatory

Performance			
	f_{max}	Critical path (what is the slowest submodule and why does it cause the critical path)	$f_{MCLK} (= f_{sysclk})$
Single-Cycle RV32IM	25.25 MHz	Itcm → Decode Mux → Execute/ALU Branch logic → DTCM	50 MHz (DE-10) 25 MHz (VFC P1)
Pipelined RV32IM	73.41 MHz	Mem/WB Pipeline register → Write Back Mux/Write Data-W → RF write register	50 MHz (DE-10) 25 MHz (VFC P1)

Note: Attaching the print screen of the Quartus fmax report is mandatory

Power				
	Total power consumption	Static power consumption	Dynamic power consumption	I/O power consumption
Single-Cycle RV32IM	443.02 mW	415.28 mW	18.58 mW	9.16 mW
Pipelined RV32IM	456.49 mW	415.36 mW	24.45 mW	16.68 mW

Note: Attaching the print screen of the Quartus Power report is mandatory

figure 42: RV32IM pipeline VS singlecycle

שטח (Area): המעבר לפייפליין הגדיל את כמות הרכיבים הלוגיים ב-3% בלבד (מ-1533 ל-1579) בשל הוספת יחידות הבקרה והמעקפים. מנגד, נרשם גידול של כ-45% בכמות הרשמים (מ-1321 ל-1924) עקב הוספת 603 רשמי חוצץ (Pipeline Registers) הנחוצים להפרדת חמשת שלבי העיבוד.

ביצועים (Performance): התדר המקסימלי זינק פי 2.9. שיפור דרמטי זה נובע מקיצור המסלול הקריטי; במקום לעבור דרך כל המעבד במחזור יחיד, המסלול מוגבל כעת בין חוצץ לחוצץ, כאשר המסלול האיטי ביותר נקבע מעליית השעון באוגר MEM/WB ועד לכתיבה ב-Register File בירידת השעון.

הספק (Power): ההספק הסטטי נותר זהה כי הוא תלוי בסיליקון של ה-FPGA. לעומת זאת, ההספק הדינמי עלה ב-31% בשל תדר העבודה הגבוה יותר.

בדיקת ביצועים עבור מעבד הפייפליין - סיגנלסטאפ:

סטט 1:

Type	Alias	Name	Value	511	6	7	8	9	10
SW	SW_i[5]-input		0						
SW	SW_i[6]-input		0						
SW	SW_i[7]-input		0						
clkcnt	clkcnt_o[15..0]		0000h	00A8h			00A8h		
IFpc	IFpc_o[12..0]		0000h	0078h			007Ch		
EXInstruction	EXInstruction_o[31..0]		00000000h	00000063h					
EXpc	EXpc_o[12..0]		0000h	0070h			0074h		
FHCNT	FHCNT_o[7..0]		0	8					
IDInstruction	IDInstruction_o[31..0]		00000000h				00000000h		
IDpc	IDpc_o[12..0]		0000h	0074h			0078h		
IFInstruction	IFInstruction_o[31..0]		00000417h			00000000h			
MEMInstruction	MEMInstruction_o[31..0]		00000000h	00000000h			00000063h		
MEMpc	MEMpc_o[12..0]		0000h	0000h			0070h		
rst_sync_reg	rst_sync_reg[1..0]		3h						0h
STCNT	STCNT_o[7..0]		00h						08h
SW	SW_i[7..0]		1Fh						1Fh
WBInstruction	WBInstruction_o[31..0]		00000000h			00000000h			
WBpc	WBpc_o[12..0]		0000h						
STRIGGER	STRIGGER_o		0						

figure 43: SIGNAL TAP on Test1 pipeline

ניתן לראות כי סיגנל הטריגר עולה ל1 כאשר מונה השעון מגיע ל169 מה שמטאים במדויק לבדיקה שהרצנו בMODELSIM עם אותו חישוב מול הRARS.

סטט 2:

Type	Alias	Name	Value	511	5	6	7	8	9	10	11	12	13	14	15
SW	SW_i[5]-input		0												
SW	SW_i[6]-input		0												
SW	SW_i[7]-input		0												
clkcnt	clkcnt_o[15..0]		0579h	0774h	0775h	0776h	0777h	0778h	0779h	077Ah	077Bh	077Ch	077Dh		
IFpc	IFpc_o[12..0]		0038h	0068h	006Ch	0070h	0074h	0078h	007Ch	0070h	0074h	0078h	007Ch		
EXInstruction	EXInstruction_o[31..0]		00000000h	00490913h	004A0A13h	FFF40413h	FC0414E3h	00000063h		00000000h		00000063h			
EXpc	EXpc_o[12..0]		0000h	0060h	0064h	0068h	006Ch	0070h	0074h		0000h	0070h	0074h		
FHCNT	FHCNT_o[7..0]		73			99					100				
IDInstruction	IDInstruction_o[31..0]		00022F03h	004A0A13h	FFF40413h	FC0414E3h	00000063h		00000000h		00000063h		00000000h		
IDpc	IDpc_o[12..0]		0034h	0064h	0068h	006Ch	0070h	0074h	0078h	0000h	0070h	0074h	0078h		
IFInstruction	IFInstruction_o[31..0]		0003A583h	FFF40413h	FC0414E3h	00000063h		00000000h		00000063h		00000000h			
MEMInstruction	MEMInstruction_o[31..0]		00000000h	00448493h	00490913h	004A0A13h	FFF40413h	FC0414E3h	00000063h		00000000h		00000063h		
MEMpc	MEMpc_o[12..0]		0000h	005Ch	0050h	0054h	0058h	005Ch	0070h		0000h		0070h		
rst_sync_reg	rst_sync_reg[1..0]		0h								0h				
STCNT	STCNT_o[7..0]		49h								64h				
SW	SW_i[7..0]		1Fh								1Fh				
WBInstruction	WBInstruction_o[31..0]		00000000h	00438393h	00448493h	00490913h	004A0A13h	FFF40413h	FC0414E3h	00000063h		00000000h			
WBpc	WBpc_o[12..0]		0000h	0058h	005Ch	0060h	0064h	0068h	006Ch	0070h		0000h			
STRIGGER	STRIGGER_o		0												

figure 44: SIGNAL TAP on Test2 pipeline

שוב רואים כי הטריגר עולה ב1913 באופן תואם.

סטט 3:

Type	Alias	Name	512Value511	6	7	8	9	10	11	12	13	14	15	
SW	SW_i[5]-input		1											
SW	SW_i[6]-input		0											
SW	SW_i[7]-input		0											
clkcnt	clkcnt_o[15..0]		0C22h	0E1Ch	0E1Dh	0E1Fh	0E20h	0E21h	0E22h	0E23h	0E24h	0E25h	0E26h	
IFpc	IFpc_o[12..0]		0088h	00C0h	00C4h	00C8h	00CCh	00D0h	00D4h	00D8h	00CCh	00D0h	00D4h	00D8h
EXInstruction	EXInstruction_o[31..0]		0003A583h	41DE0F33h	FFF28293h	01EA2023h	004A0A13h	FE0290E3h	00000063h	00000000h	00000063h	00000000h	00000063h	00000000h
EXpc	EXpc_o[12..0]		0080h	008Ah	008Ch	00C0h	00C4h	00C8h	00CCh	00D0h	0000h	00CCh	00D0h	00D4h
FHCNT	FHCNT_o[7..0]		255			41						42		
IDInstruction	IDInstruction_o[31..0]		00438393h	FFF28293h	01EA2023h	004A0A13h	FE0290E3h	00000063h	00000000h	00000063h	00000000h	00000063h	00000000h	00000063h
IDpc	IDpc_o[12..0]		0084h	008Ch	00C0h	00C4h	00C8h	00CCh	00D0h	00D4h	0000h	00CCh	00D0h	00D4h
IFInstruction	IFInstruction_o[31..0]		41DE0F33h	01EA2023h	004A0A13h	FE0290E3h	00000063h	00000000h	00000063h	00000000h	00000063h	00000000h	00000063h	00000000h
MEMInstruction	MEMInstruction_o[31..0]		00430313h	00438393h	41DE0F33h	FFF28293h	01EA2023h	004A0A13h	FE0290E3h	00000063h	00000000h	00000063h	00000000h	00000063h
MEMpc	MEMpc_o[12..0]		00ACh	008Ah	008Ch	00C0h	00C4h	00C8h	00CCh	00D0h	0000h	00CCh	00D0h	00D4h
rst_sync_reg	rst_sync_reg[1..0]		0h								0h			
STCNT	STCNT_o[7..0]		00h								00h			
SW	SW_i[7..0]		36h								36h			
WBInstruction	WBInstruction_o[31..0]		00032E03h	0003A583h	00438393h	41DE0F33h	FFF28293h	01EA2023h	004A0A13h	FE0290E3h	00000063h	00000000h	00000063h	00000000h
WBpc	WBpc_o[12..0]		00A8h	00B0h	00B4h	00B8h	00BCh	00C0h	00C4h	00C8h	00CCh	0000h	00CCh	00D0h
STRIGGER	STRIGGER_o		0											

figure 45: SIGNAL TAP on Test3 pipeline

ניתן לראות כי הטריגר עולה במקום במחזור 3622.

סטט 4:




figure 46: SIGNAL TAP on Test4 pipeline